VHDL程序求解?

2025-05-08 17:49:58
推荐回答(1个)
回答1:

这个,输入都没有时钟,你怎么延时2秒啊???
靠硬件逻辑延时啊,晕倒。
输入端口中至少还要增加
clk:in std_logic;